DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

007894170 **Image available** WPI Acc No: 1989-159282/198922

XRPX Acc No: N89-121470

Active matrix substrate for liquid crystal display - includes circuit for switching on each of picture elements comprising gate but line, source bus line and switching transistor

Patent Assignee: SHARP KK (SHAF)

Inventor: KATAYAMA M; MORIMOTO H; SHIMADA Y; TANAKA H; SAIDAUI M M

Number of Countries: 004 Number of Patents: 008

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date V	Week	
EP 318224	Α	19890531	EP 88310967	Α	19881121	198922	В
JP 1134341	Α	19890526	JP 87292463	Α	19871119	198927	
JP 1134342	Α	19890526	JP 87292466	A	19871119	198927	
JP 1134344	Α	19890526	JP 87292468	A	19871119	198927	
JP 1134345	A	19890526	JP 87292469	Α	19871119	198927	
JP 1134343	A	19890526	JP 87292467	A	19871119	198932	
EP 318224	B1	19940316	EP 88310967	Α	19881121	199411	
DE 3888465	G	19940421	DE 3888465	A	19881121	199417	
			EP 88310967	\mathbf{A}	19881121		

Priority Applications (No Type Date): JP 88294888 A 19881121; JP 87292465 A 19871119; JP 87292466 A 19871119; JP 87292467 A 19871119; JP 87292468 A 19871119; JP 87292469 A 19871119; JP 87294888 A 19871121; JP 87292463 A 19871119

Cited Patents: 1.Jnl.Ref; A3...9017; EP 200138; EP 209113; FR 2582431; JP 60073617; JP 61249078; No-SR.Pub

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 318224 A E 16

Designated States (Regional): DE FR GB

EP 318224 B1 E 17 G02F-001/133

Designated States (Regional): DE FR GB

DE 3888465 G G02F-001/133 Based on patent EP 318224

Abstract (Basic): EP 318224 A

The substrate includes a number of gate bus lines formed parallel to each other. A number of source bus lines are formed so as to cross the gate bus lines. A number of transparent picture element electrodes are formed in each area defined by adjacent gate bus lines and source bus lines.

A switching device serves for connecting a picture element electrode to a source bus line. A circuit serves for switching on each picture element and is comprised of the corresponding gate bus line, source bus line and the switching device.

ADVANTAGE - Minimizes image defects such as line and picture

element defects caused by bus line breaks and inoperative TFTs.

1/23

Title Terms: ACTIVE; MATRIX; SUBSTRATE; LIQUID; CRYSTAL; DISPLAY; CIRCUIT; SWITCH; PICTURE; ELEMENT; COMPRISE; GATE; LINE; SOURCE; BUS; LINE; SWITCH

; TRANSISTOR

Derwent Class: P81; U12; U14

International Patent Class (Main): G02F-001/133
International Patent Class (Additional): G02F-001/13

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

Image available 02836742 **ACTIVE MATRIX SUBSTRATE**

PUB. NO.:

01-134342 [JP 1134342 A]

PUBLISHED:

May 26, 1989 (19890526)

INVENTOR(s): KATAYAMA MIKIO

TANAKA HIROHISA

SHIMADA YASUNORI

MORIMOTO HIROSHI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-292466 [JP 87292466]

FILED:

November 19, 1987 (19871119)

INTL CLASS: [4] G02F-001/133; G09F-009/30; H01L-021/82

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS - Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

-- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors)

JOURNAL:

Section: P, Section No. 923, Vol. 13, No. 382, Pg. 142,

August 24, 1989 (19890824)

ABSTRACT

PURPOSE: To prevent a source bus line from being broken by branching a source line into plural lines at the intersection part of gate and source lines of a thin film transistor(TR) array formed in a matrix on an insulating substrate, interposing an insulator or laminate of an insulator and a semiconductor and forming respective layers separately in an island shape.

CONSTITUTION: A by-pass line 2 is formed in parallel to the gate bus line 1 and connected through a through hole 3 of an inter-layer insulating film to form two-layered structure. No by-pass line is provided at a part 4 of intersection with the source bus line. A by-pass line 6 is formed at the intersection part 4 separately from the source bus line 5 to form the laminate structure of a conductor thin film through the inter-layer insulating film and through hole 9. At the intersection part, an a-Si(n(sup +))/a-Si(i) layer 7 and an etching stopper SiN(sub x) layer 8 are separated in an island shape to reduce the possibility of the breaking of the source bus line due to the separation of the layers 7 and 8. This constitution improves the picture quality of the active matrix display device.

卵 日本 国特許庁(JP)

⑪特許出願公開

母 公 開 特 許 公 報 (A) 平1-134342

®Int,CI,⁴	識別記号	厅内整理番号		9公開	平成1年(198	39) 5月26日
G 02 F 1/133 G 09 F 9/30 H 01 L 21/82	3 2 7 3 3 8	7370—2H 7335—5C 7925—5F	審查請求	未請求	発明の数 1	(全9頁)

公発明の名称 アクテイブマトリクス基板

②特 顧 昭62-292466

20出 顔 昭62(1987)11月19日

伊発	眀	者	片 山	幹	雄	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
@発	明	者	田仲	広	久	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
砂発	明	者	島田	康	麽	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
⑦発	明	者	森 本		弘	大阪府大阪市阿倍野区長池町22番22号 内	シャープ株式会社
砂出	願	人	シャー	プ株式会	社	大阪府大阪市阿倍野区長池町22番22号	
砂代	理	人	弁理士	青山	葆	外2名	

1. 発明の名称

アクティブマトリクス益板

2. 特許請求の範囲

(1) 絶球性基板上に薄膜トランジスタアレイがマトリクス状に形成され、酸トランジスタアレイのゲートバスラインとソースパスラインとのクロス部で、酸ソースパスラインが2本あるいは2本以上に分枝してむり、放クロス部では、ソースパスラインとゲートパスラインとの間に、一つの経験体の層あるいは経験体と半減体をそれぞれ一つ以上重ね合わせた層が介在しており、放層はそれぞれ、島状に分離して形成されていることを特徴とするアクティブマトリクス基板。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は液晶等と組み合わせてアクティブマト リクス表示装置を構成するための神膜トランジス タアレイを有するアクティブマトリクス筋板に関 する。

【従衆技術とその問題点】

アクティブマトリクス表示装置において、整案 欠陥や線状欠陥が発生することは、重大な品位不 良となる。これらの欠陥を防止するためには、ア クティブマトリクス益板におけるゲートパスライ ン、ソースパスラインの断線、線関リークあるい は再膜トランジスタ (以下TFTと称する)の動 作不良をなくす必要がある。これらの欠陥原因と しては、ホトリソグラフィブロセスあるいは再順 形成プロセスにおけるゴミ、異物または膜の剥離 がある。

以下に従来構造のTFTアクティブマトリクス 基板について説明する。第24回は、TFTをそれぞれ合む絵素(Aas)をマトリクス状に配置したTFTアクティブマトリクス基板である。従来 構造のTFTおよびパスライン、絵景電圏を第2 2回、第23回に示す。第23回は第22回におけるB-B・断面を示す回である。ガラス基板S 上にゲートパスライン8, bをタンタル(Taio,)

特閒平1-134342(2)

層で、塩化シリコン(SiNx)層はの二重構造となっ ており、半導体層e、(は真性アモルファスシリ コン(a-Si(i)) であり、ソースパスラインを、 hはチタン(Ti)、ドレイン電径i,jはチタ ン、絵楽電框は、1は1丁0度(酸化インジウム 遺明導電膜)、半導体層とソース・ドレイン電框 の間には、エッチングストッパー層としての宝化 シリコン層τ,mおよびa*型アモルファスシリコ ン (a - Si(a*)) 層p, gが形成されている。 また、ソースパスタインgとゲートパスタイン8 のクロス部にはソース・ゲート間のリークを反止 するため、a - Si(i)/a - Si(n*)層×および エッチングストッパー層ηが形成されている。こ こでゲートバスラインを, bのクンタルあるいは ソースパスタインg、hのチタンが何らかの原因 で断線した場合、従来構造のアクティブマトリク ス基板においては線状欠陥が生じる。またTFT についても何らかの原因で破損すると、従来構造 のアクティブマトリクス基板においては絵葉欠陥 が生じる。

[作用]

アクティブマトリクス高板における、ソースパスラインの断線及びソースパスラインとゲートパスラインとのリークの発生確率を低下させる。

[灾庶例]

第1回に、本発明の実施例である各種の冗長性を授たせたアモルファスンリコン(a-Si)半導体
TFTアクティブマトリクス基板を示す。参照者
号1,5はそれぞれゲートバスライン、ソースパスラインである。TFT11はゲートバスラインか
ら引き出された電極13とソースパスラインか
ら引き出された電極15とに接続されている。また参照番号14はドレイン電極であり、途具上の部
た参照番号14はドレイン電極であり、途上の部
た参照なは従来例と同じである。以下に本発明の子
な際成は従来例と同じである。ので、
登明する。

①ゲートバスライン

通常のゲートパスタイン】と平行にパイパスラ

そのため、従来はこれらの欠陥を防止するため、 プロセス上の対策がなされていたが、完全に防止 することは因難であった。

本発明は上記の欠点に鑑み、アクティブマトリクス基板において、ソースパスラインの断線による解状欠陥を防止し、アクティブマトリクス要示 装置の画像品位の向上を図るためのアクティブマトリクス基板の構造を提供することを目的とする。

[問題点を解決するための手段]

をこで、本発明に係るアクティブマトリクス差 板は、絶数性基板上に解版トランジスタアレイが マトリクス状に形成され、該トランジスタアレイ のゲートパスラインとソースパスラインとのクロ 本部で、該ソースパスラインとのクロ 本部で、該ソースパスラインが2本あるいは2本 以上に分岐しており、該クロス部では、ソースパ スラインとゲートパスラインとの間に、一つの絶 像体の層あるいは絶縁体と半導体をそれぞれ一つ 以上盆ね合わせた層が介在しており、該層はそれ ぞれ、島状に分離して形成されていることを特徴 とする。

イン2を設けている。この様にパイパスを設ける ことにより、実効的にパスラインの複幅が増加す る。また、バスライン材料が耐難した場合でも、 両方のパスライン1,2が同時に到難する確率は、 パスラインが一本の場合の剥離の確率よりも低く なるので、パスタイン1,2のどちらかに利難が 生じても、以上の冗長性を持たせることによりT FT全体としては欠陥のない作動性の良好なもの となる。また、据21図に示されるように、ゲー トパスラインは2層の海電体存譲であるチタン、 タンタルより形成されており、認遇量体薄膜の各 層間には絶益体薬腔が設けられているので、眩退 電体薄膜の各層間を電気的に接続するためのスル ーホール3が設けられている。スルーホール3を 通じて各導電膜間を接続することによって、ゲー トバスラインの抵抗の低波にも有効なようになっ ている。また、ソースパスラインとのクロス部4 は、クロス数を破らすためにバイパス気を設けて いない。クロス部を増やすと、ソース・ゲート間 ての上下リークが発生し易くなり、かつ浮遊容量

特別平1-134342(3)

も増加してしまうからである。

②ソースバスライン

通常のソースパスタイン5とは別にゲートパス タインとのクロス部にはパイパスタイン6を設け ている。パイパスタイン6を設けることで、実効 的にソースタイン線幅が増加する。また、ゲート パスタインの場合と同様にソースパスタイン全体 の到職の発生確率を低下させることができる。

また、第16図~第20図に詳しい断面を示すが、ソースパスラインも2層以上の認電体薄底より形成されており、該等電体薄膜の各層間には絶像体薄膜が設けられているので、該事電体薄膜の各層間を電気的に接続するためのスルーホール8を通じて各事でを接続することによって、ソースパスラインの訴訟防止と同時にソースパスラインの抵抗低減にも有効となっている。参照番号7.8はそれぞれソースパスラインとゲートパスラインとのリークを防止するための半導体度であるa~S1(1)層、エッチングストッパーS1N

以上の参照番号1、5、13等はソースパスライン、ゲートパスライン、ゲートパスラインからの引き出しライン等それら自身を要すのに用いたが、以下それらを構成する薄膜層をも要すこととする。

【製造プロセスの説明】

次に、第1図のTPTアクティブマトリクス遊板の製造プロセスを、第2図~第8図を参照しながら説明する。なお、以下の図に示す斜線部は、その時のプロセスにおける形皮又は処理される部分を示している。

(プロセス1)

第2回に示すように、遺明な絶験性ガラス基板 50上に誤序500Å~5000Åのタンタルを深着して、ホトリソグラフィブロセスにより斜線部の操 にパターニングを行う。第2回において、通常のゲートパスライン1と平行にゲートパイパスライン2を設けている。また、ソースパスラインとのクロス部4ではパイパスラインは形成されていない。これは前途した機に、ソース・ゲートのクロ

x層である。7.8それぞれは各クロス部において 島状に分解して形成されている。これはa-Si(n*) /a-Si(i)層7、エッチングストッパーSiNx 層8が剥離することによって起こるクロス部にお けるソースパスラインの断線の確率を、島状に分 雌させるという冗長性によって低下させている。

②耸索

各段素の駆動を行うTFTは、TFT11.1
1の様に、一つの絵葉に対して2個設けられる。ここでは、ゲートパスタインからソースパスタインと平行に延びたTFT接続用リードゲートラインと3を介して、2個のTFTが並列に絵楽にから。即ち、TFT11.11は同一ゲートパスタインと同一ソースパスタインに扱ったができる。これでいる。二つのTFTにおいて同時にソースのあるべく関係を大きくしている。また、ドレイをあるべく関係を大きくしている。また、ドレイを積1TOとを用いた2層構造となっている(第1TOとを用いた2層構造となっている(第1TOとを用いた2層構造となっている(第1TOとを用いた2層構造となっている(第1TOとを用いた2層構造となっている(第1TOとを用いた2層構造となっている(第1TOとを用いた2層構造となっている(第1TOとを用いた2層構造となっている。第20回参照)。

ス都を増やすと、ソース・ゲート間での上下リー クが経こりやすくなり、かつ浮遊容量も増加して しまうからである。

(プロセス2)

次に、第3回の斜線部のように、第2回のソースパスラインとなる5を除いて、つまりゲートパスラインを脳極酸化プロセスによりタンタル要回を酸化して呼厚500人~5000人のTa₁O₁を形成する。

(プロセス3)

そして、PCVD法によりゲート絶縁膜SiNx 層、a-S1(i)半導体層、エッチングストッパーSINx層をそれぞれ膜厚500人~6000人,50人~4000人,300人~5000人に形成した後、ホトリングラフィブロセスでパターニングしてエッチングストッパー磨だけを第4回の斜線部8のように形成する(第13回参照)。

(プロセス4)

そして、PCVD法により終厚200Å~2000Å のa-Si(n*)層を成蹊した後、第5図の斜線部で、

特周平1-134342(4)

7 で示すように、a-Si(n*)/a-Si(1)層は島 状に分離してホトリソグラフィブロセスでパター ニングされる(第15回参照)。

(プロセス5)

大に、第6図に示すように、ソースパスライン上のゲート絶数膜であるSiNェ層にスルーホール 9を開ける。また、ゲートパスライン上の絶録体層であるSiNェ/Ta₃O₃層にもスルーホール 3 を開ける。スルーホールはそれぞれ 2 個ずつ開けられる。これは、ホトリソグラフィブロセス不良でどちらかのスルーホールがふさがった場合のために、やはり冗長性を持たせてスルーホールの欠陥を少なくするためである(第16 図、第21 図 金服)。

(プロセス6)

続いて、チタンを映厚が500人-5000人となる ようスパッタ深着し、第7回の斜線部のパターン のようにチタン、a-Si(n*)をエッチングする。 ところで、前述のスルーホール9、3を遭して (プロセス1) において形成したパターンのタンタル

次に、第9因のタンタルを、第2回に示すパター ンで断面が第10因のようにパターニングする。 そして、第3図の斜線部のごとくゲートバスライ ンのみを融化して酸化塩を多!! 図のように形成 する。そして、PCVD法によりゲート酸化度S iNx、半導体層a-Si(i)、エッチングストッパ 一層をそれぞれ既厚500人~6000人、50人~4000 人、300人~5000人に形成する(第12因)。そ してホトリソグラフィブロセスで第12図におけ るエッチングストッパー層を飾り図に示す島状の エッチングストッパー層8に形成する(第13回)。 次にPCVD法により終厚200人~2000人の半率 体層a-Si(a*)を皮膜する(第14図)。そして ホトリソグラフィブロセスで、第12回及び第1 4図において形成された半導体層a-Si(a*)、a - Si(i)を同時に、第5回の島状のパターン1に 形成する(第15図)。次に、ゲート酸化膜Si Nxにスルーホール9を聞ける(第16回)。そ の後、チタンを展序500人~5000人にスパッタ意 着した(第17因)後、チタン、a~Si(n+)を、

と、当プロセスにおいて広港したチタンとが、このチタン自身がスルーホール内に入り込むことで 電気的に接続される。従って、ゲートバスタイン、 ツースパスタインともにチタン・タンタルの上下 2重構造となる(第17回、第18回参照)。

(プロセス7)

次に、絵葉電極材料であるITOを、膜厚300 人~3000人にスパック蒸着した後、ホトリングラフィブロセスで第8回の解線部のようにITO膜をパターニングする。なお、ITOは、絵葉電極及びTPTのドレイン電板I4以外にも、ソースパスライン上やゲートパスラインの一部の上にもパターニングされ、(プロセス6)によるチタンの断線の発生を抑制することができる。

【断面図による製造プロセスの説明】

次に、本発明に係るアクティブマトリクス基板 の製造プロセスを、第【図におけるAーA、断面 に関して説明する。

第9回は、ガラス蓄板50上に、瞑厚500A~5 000Aのタンタルを蒸巻したところを示している。

第7図に示すようにソースパスラインのパターンにホトリングラフィブロセスで形成し(第18図)、 絵葉電極となるITOを腰序300Å~3000Åにスパッタ蒸着した(第19図)後、第8図の斜線部の様にパターニングする(第20図)。

以上が、第1回のA-A'断面に関しての製造 プロセスである。

最後に、参考のために、第1図のC-C'断御 図を第21図に示しておく。

[効果]

本発明によるアクティブマトリクス基板を用いたアクティブマトリクス被品要示装置における線 状久陥の発生確率を低下させることが可能となる。 従って、アクティブマトリクス被品要示装置の製 造歩留まりを肉上させる事ができる。

4. 図面の簡単な説明 ...

第1回は、本発明に係るアクティブマトリクス 並板の薄膜トランジスタの構造図である。

第2回~第8回はそれぞれ、第1回における神 膜トタンジスタアレイ整造プロセスを示す因であ

第9図~第20図はそれぞれ、第1図における 存該トランジスタアレイのA-A'線方向の製造 プロセスを示す断面図である。

第21回は、第1回における薄膜トランジスタ アレイのC一C、総方向の断面図である。


第22図は、従来構造の薄膜トタンジスタを示 す図である。

第23回は、第22回における再庚トランジス タのB-B' 歳方向の断面図である。


第24回は、得終トランジスタを含む映業(A 。.) をマトリクス状に配置したアクティブマトリ クス基板を示す図である。


1…ゲートバスライン、4…ソースバスラインと ゲートパスラインのクロス部、5…ソースパスラ イン、β…ソースパスタインのパイパスタイン、 7…半導体弾弧層、8…絶縁体薄膜層、50…ガ ラス基板。


特許出頭人 代理人 弁理士 青山 葆 ほか2名





概 2 図

















BEST AVAILABLE COPY

